Programme préliminaire de ComPAS 2013 – Track Architecture

Mercredi 16/01/2013

11:00 – 12:30 : Conception et synthèse d’architectures matérielles

• Optimisation d’accélérateurs matériels de traitement par incorporation d’un gestionnaire de données et de contrôle dans un flot de HLS
  Stéphane Mancini et Frédéric Rousseau
• Conception et mise en œuvre d’une architecture VLIW pour le calcul embarqué
  Benoit Dupont de Dinechin, Julien Villette, Ayrignac Renaud, Vincent Ray et Nicolas Brunie
• Méthodologie de génération rapide et automatique d’accélérateurs matériels sous contraintes de ressources : progression itérative et gloutonne
  Adrien Prost-Boucle, Olivier Muller et Frédéric Rousseau

14:00 – 15:30 : Arithmétique des ordinateurs et précision numérique

• Améliorer l’analyse de la performance des algorithmes numériques
  David Parello, Philippe Langlois, Bernard Goossens et Kathy Porada
• L’arithmétique sur le tas
  Nicolas Brunie, Florent De Dinechin, Matei Istoan et Guillaume Sergent
• Opérateur matériel de tests de divisibilité par des petites constantes sur de très grands entiers
  Karim Bigou, Thomas Chabrier et Arnaud Tisserand.

Jeudi 17/01/2013

10:30 – 12:00 : Parallélisme, Architecture, Système (session commune)

• Températures, erreurs matérielles et GPU
  David Defour et Eric Petit
• TreeMatch : Un algorithme de placement de processus sur architectures multicoeurs
  Francois Tessier, Emmanuel Jeannot et Guillaume Mercier
• Comparaisons équitables des algorithmes de gossip sur les topologies aléatoires à grande-échelle
  Ruijing Hu, Julien Sopena, Luciana Arantes, Pierre Sens et Isabelle Demeure

16:00 – 17:30 Vérification, simulation et usage des architectures parallèles intégrés

• De la vérification de la consistance mémoire dans les MPSoCs à l’aide de la simulation
  Damien Hedde et Frédéric Pétrot
• Does Shared-Memory, Highly Multi-Threaded, Single-Application Scale on Many-Cores ?
  Ghassan Almaless et Franck Wajsbürt (Communication)
• Environnement de modélisation et de simulation d’architecture « MPSoC » : OVP une solution fiable et effective ?
  Romain Brillu, Sébastien Pillement et Fabrice Lemonnier

Vendredi 18/01/2013

10:30 – 12:30 : Conception et exploitation d’architectures reconfigurables

• Conception d’une matrice reconfigurable pour coprocesseur fortement couplé
  Nicolas Brunie, Florent De Dinechin et Benoît De Dinechin
• Ordonnancement spatio-temporel pour une architecture 3D composée d’une couche multiprocesseur & d’une couche ressource reconfigurable
  Quang Hai Khuat, Quang Hoa Le, Daniel Chillet et Sébastien Pillement
• Méthodologie basée sur des membranes pour la gestion de la reconfiguration dynamique dans les systèmes embarqués parallèles
  Pamela Wattebled et Jean-Philippe Diguet